Memristor (memristor) tão cedo como proposto pela primeira vez em 1970 pelo Prof. Leon O. Chua, excepto como resistências, condensadores e indutores quarta categoria de componentes básicos, memristor expresso entre a quantidade de carga e o fluxo magnético relações. 2008 HP Labs utilização de TiO2 como matéria-prima pela primeira vez fez um memristor espécie . Desde memristor pode simular neurônios na regra de aprendizado (Bater dependente de tempo Plasticidade, STDP), assim sendo usado como um memristor artificial eletrônico sináptica rede neural aplicada gradualmente se tornar um hotspot de memristor pesquisa a.

Limitada pelo processo, os parâmetros físicos memristor volátil , uma abordagem viável seu estudo de modelagem foi realizada por meio memristors técnicos para explorar a perspectiva; outra respeito pela forma como o memristor aplicado em redes neurais artificiais também está ainda em uma fase exploratória , não há nenhuma teoria ou prática completa pode ser uma boa combinação de ambos . Procurando por uma nova forma de pensar e métodos de características Memristor jogar fora de uma rede neural artificial é particularmente importante para o desenvolvimento dos dois sentidos de redes neurais artificiais e memristor são muito valiosos.

Para a rede neural artificial memristor atual e o problema não é o suficiente apertado, nós usamos um Field Programmable Gate Array memristive (Field Programmable Gate Array, FPGA) e redes neurais artificiais para construir circuitos digitais. Memristive usando a rede neural supervisionada tem robusta , altamente integrado , um alto grau de paralelismo e outras vantagens obtidas desta forma. O desenvolvimento atual da tecnologia FPGA tem sido perfeito, este conjunto faz com que o processo de design para melhorar a estrutura da rede neural de é muito conveniente, mas também perto a aplicação de sistemas eletrônicos. De acordo com a capacidade de armazenamento memristor na rede para a classificação de imagens FPGA para obter bons resultados, o uso memristive supervisionado rede neural fornece uma referência para tal existem.

Um FPGA modelagem resistor Yi

Em 2008 HP Labs pesquisadores usaram dois platina (Pt) como os eléctrodos positivos e negativos, e, em seguida, a película de dióxido de titânio (TiO2) foi colocado entre o positivo e eléctrodos negativos, em que o par - camada de TiO2 a operação com vaga oxigénio dopagem. Dopagem vazios de oxigénio, devido à ausência de esta camada de TiO2 átomo de oxigénio, resultando em condutividade eléctrica muito maior, a outra camada não é dopado operação de TiO2, reflectindo o isolador semelhante baixa condutividade. Quando é aplicada uma tensão ou uma corrente é maior do que um valor limiar através da resistência de memória irá produzir movimento mútuo de electrões e lacunas entre duas camadas de dopado e não dopado TiO 2, dopado de interface permite ainda uma certa deslocação , resultando na alteração da resistência ocorre. Este é o HP memristor clássico.

O memristor HP deduzido memristor fluídico geral modelo é a seguinte:

Quando M (t) é a corrente da resistência memristor. De acordo com a fórmula acima, usando o código Verilog e implementar a simulação no Quartus, fornecida Roff = 16 kQ, Ron = 100 , D = 10 nm, mV = 10-14m2s-1V-1. bandeira memristor sucesso é configurado quando ele termina com uma periodicidade de trigonométricas tensão funções, o características de tensão curva a curva de histerese fechado . Foi adicionado na entrada U (t) = 2sint, parâmetros titular Memristor constante, a aplicação da corrente de modelo de osciloscópio memristor característica de tensão foram medidos, os resultados mostrados na Fig.

Visto a partir da Fig. 1, o fluxo modelo memristor controlo implementado pelo método acima descrito pode ser concretizado propriedades memristor específicos, uma base sólida é aplicado ao sistema de redes neurais.

2 para supervisionar a concepção e implementação de memristor rede neural

2.1 projeto global da rede

A estrutura de rede de base de uma camada de entrada, camada oculta e da camada de saída composta de três camadas, pesos Memristor na rede como um módulo de armazenamento, que armazena o peso como o módulo de saída de valor de resistência do peso requer, mostrado na Figura 2 .

No design de hardware, algoritmo de rede neural é implementado por meio de modular. estrutura de rede neural e um algoritmo de módulo por neurónios, neurónios módulo calcula o módulo de função de transferência para se obter um valor de erro de saída e o valor de erro calculado pelo módulo de formação para o valor de erro de controlo também é transmitida à mesma módulo de actualização peso, para actualizar os pesos após armazenamento e lido pelo módulo de armazenamento memristor peso. Na concepção global da rede, em pipeline global optimizado para minimizar a multiplicidade de registos enquanto atribuições ou ambas as operações aritméticas e semelhantes, para processar a frequência da rede atingir um nível mais elevado. Após a tubagem entre os módulos concebidos ordem de conexão, como mostrado na FIG.

Um módulo de função de transferência normalmente função tangente hiperbólica, o que pode ser feito no projeto FPGA pelo algoritmo CORDIC . algoritmo CORDIC é uma equação não linear de uma função trigonométrica ou um algoritmo de função de aproximação logarítmica para uma peça de ferragem ou semelhante, o qual se aproxima a função objectiva usando modo de loop iterativo. Ao projetar algoritmos Cordic sobre hardware, aproximando-se, quanto maior o número de bits definidos, maior precisão, mas ao mesmo tempo vai consumir mais recursos de hardware, se os dígitos menor, embora o consumo de recursos menos hardware, mas o cálculo correspondente precisão será suficiente, e até mesmo afetar a precisão de identificação de rede. O projeto real hardware deve ser determinado algoritmo CORDIC média aproximada com base nas necessidades reais, assim que o projeto está definido para 27 dígitos, o algoritmo pode garantir alta precisão é baixo para controlar o uso de recursos de hardware.

módulo de cálculo de erro exige professor conjunto de sinais de antecedência, e os resultados foram comparados em um trem, em hardware atualiza o valor pode ser calculado pela quantidade de peso para dar uma subtracção. A rede determina a quantidade de actualização de peso obtida pela formação do módulo de controlo, a formação de saídas de sinal de controlo, determinar a acção seguinte é para continuar a formação ou a amostra de corrente em um salto amostra FIG. O circuito de hardware, o módulo de controlo de comboios é constituído por um comparador. Quando a estrutura da rede é pequena, o sinal professor pode ser previamente armazenada no registo, directamente nos calcula módulo de cálculo de erro.

Todo o processo de computação da rede por pipelining melhora a velocidade de funcionamento, e nos cálculos internos, a função de transferência, incluindo o módulo complexo e mais o módulo de memória memristor peso são necessários pode ser realizada apenas pelo multiplicador e a mistura de subtractor recursos e hardware de velocidade são mais amigável.

2.2 Neuron design do módulo

Os neurônios são módulo de hardware de rede nervo do importante módulo mais básico. Na imagem binária de 3 x 3 pixels, por exemplo, tendo em conta os neurónios de entrada com cada pixel correspondente a amostras de formação da FIG, a camada de entrada tem 10 neurónios. Em que o primeiro valor de tensão de deslocamento de entrada, o valor é estabelecido em -1, seguido por nove neurónios respectivamente correspondentes aos nove horas, quando o pixel de preto é, o valor de entrada 1, quando um pixel branco, o valor de entrada é -1 , como mostrado na FIG.

Formação métodos é, quando uma amostra após a formação, seguida por formação de imagem segundo desenho amostra até que todas as amostras são formação acabado, o que representa a conclusão da formação. Se a rede não cumprir os requisitos estabelecidos, e depois saltar de volta para a primeira amostra de um a partir do início do treinamento, até a conclusão.

No processo imagem 3 × 3, o número de neurónios na camada escondida 3, após o resultado do cálculo multiplicar-acumular obtido pelos valores Ii e pesos de entrada, é calculada como se segue:

Em que Wij é um correspondente ponderações das ligações entre os neurónios, j é o número de neurónios de entrada, i é a camada e da camada de saída de número de neurónios escondidos. Uma vez que o número de neurónios na camada de entrada 10, o número de neurónios da camada oculta 3, de modo que um número total de pesos 30. Multiplicar operação acumulam descrito acima pode ser multiplicar-acumular resultado obtido directamente por meio de registo.

2.3 peso memristive módulo de desenho

No caso 3 imagem × 3, processo de atualização de peso é calculado da seguinte forma:

Onde Qij montante, alterando a quantidade de memristor carga no treinamento. Uma vez que o valor do peso inicial é 0, podem ser obtidos:

Em que a quantidade de carga acumulada por Qij é memristor. Quando no final de um necessidades de formação para ser corrigido pesos módulo peso memristive, de acordo com a fórmula (5) e (6), para modificar o valor de capacidade por extremidades Memristor.

2.4 Formação design do módulo de controle

Caso imagem 3 × 3 no, quando a saída do conjunto de treinamento foram FIG resultado da classificação correta, em nome do treinamento da rede estiver concluída, em seguida, o treinamento é interrompido. Uma vez que o conjunto de treino é sequência de treino de entrada, e faz sair o resultado da figura anterior determina o próximo valor de entrada é um quadro ou o retorno para a primeira imagem, de modo que uma máquina de estado para alcançar o módulo de controlo de formação. estado finito estado da máquina 0 é um estado inicial, quando a primeira entrada de um imagens da amostra formação, resultado da classificação imagem da dosagem é correcta, se correcta, a máquina de estado finito salta para o estado 1, salta para um estado incorreto 0. Quando as amostras de formação segunda entrada da web, determinar um resultado de classificação é correcta, se correcta, saltar para o estado 2, se não for correcto, a máquina de estado finito salta para o estado 0, para retomar a reprodução da primeira amostra da FIG. E assim, quando todas as amostras de treinamento são classificados corretamente, máquina de estados finitos salta para o último estado em que os controles do módulo de controle do trem a parar memristor treinamento da rede neural, a rede de outra forma teria sido treinando para baixo.

3 resultados experimentais e análise

Neste trabalho, a formação e rede neural testes comumente usados em imagem binária de 3 × 3 pixels como os conjuntos de treinamento da rede e dados de teste neurais, um conjunto de amostras de imagem binária 30 incluindo a 3 × 3, cada imagem mostra uma amostra de 10 total do grupo dividido em três categorias, a saber, z, v, n e a imagem que está parcialmente danificado, como mostrado na FIG.

O treinamento da rede em um gráfico de ciclo de formação 30, gráfico 10 antes letra formação Z, intermediário 10 retratadas letra v, a última imagem mostra a 10 letras n. Idealmente, a entrada do primeiro tipo, isto é, a imagem de letra z o, um primeiro valor do neurónio de saída deve ser maior do que o segundo e terceiro valores de saída. Entrada do segundo e terceiros tipos que lhe seja similar. Consistente com as amostras de treinamento usados para testes, qualquer um de uma entrada para o sistema deve chegar a um resultado de classificação correcta, a entrada contínua Fig. 30 pode ser a mesma para cada um respectivos resultados da classificação correcção da FIG.

De acordo com a teoria definir vários parâmetros, valores dos pesos são os valores iniciais de qualquer valor entre 0 e 1, um tempo total de formação consumindo parou depois de 30 ciclos, os ponteiros de máquina de estado também parou no último ciclo, em seguida, a formação considerada terminou. A figura 30 será introduzido no sistema, por sua vez, resultados obtidos Categoria 6 mostrado na FIG.

Na Fig. 6, primeiro para o sinal de conjunto, do sinal de relógio CLK, a máquina de estado salta sinal de estado, k1, k2 e k3, respectivamente, z, v e n são três categorias. Pode ser visto a partir da figura, 30 ciclos, 10 ciclos antes de exibição do resultado de uma primeira classificação neurónio de saída é elevado, isto é, a saída da letra Z, como mostrado na FIG K1; os resultados da classificação média de 10 ciclos exibindo um segundo neurónio de saída é elevado, isto é, a saída da letra v, como demonstrado por K2; 10 ciclos últimos resultados mostram uma terceira classificação neurónio de saída é elevado, isto é, a saída da letra n, a FIG. k3 na FIG. Visto a partir da Fig. 6, o conjunto de dados de rede precisão 3 × 3 classificadas foi de 100%, o memristive verificar a validade e a fiabilidade da rede.

software quartus II, utilizando toda a concepção integrada, a escolha do modelo de ciclone II: EP2C70F896I8 do FPGA, o consumo de recursos e a velocidade de processamento mostrado na Tabela 1.

Da Tabela 1, ele está treinando um total de 30 ciclos de relógio. Apenas o comprimento de t = 30 / (89,64 x 103) = 0,33 ms, quando a velocidade de processamento de toda a rede, em conjunto com o quadro 1 podem obter todo o comboio, no momento do teste, uma imagem é a entrada para a partir do hardware para os resultados do teste obtidos, apenas t = 10 mS para completar. Comparado com o hardware memristive algoritmos de redes neurais existentes, o algoritmo tem uma alta precisão e um vantagens de velocidade de processamento.

4 Conclusão

Este artigo apresenta um supervisionado características memristive algoritmo de rede neural, e tem sido implementado na FPGA. A concepção do primeiro memristor por funções de modelagem e simulação, o mais módulo é utilizado Memristor neural pesos da rede no módulo de armazenamento, a memristive construção final supervisionado rede neural. O desenho aplicado a função de classificação de imagem para obter uma boa resultados experimentais demonstram as vantagens de um elevado grau de paralelismo e um elevado processamento de circuitos de hardware velocidade. O método de projeto proposto em conjunto com um resistor de memória e uma rede neural, o circuito de supervisão também memristive algoritmo de rede neural para atingir uma determinada referência.

Referências

Caikun Peng, Rui, esmola estudar quarta componentes electrónicos passivos e progresso memristor aplicação Componentes eletrônicos e materiais de 2010 (4): 78-82.

Liudong Qing, Cheng, Zhu Yuen, et. Mecanismo Memristor e Progresso resistiva Physica Sinica, 2014,63 (18): 187301.

seção da rede neural baseada em Memristor Estados Unidos Tao. E regra STDP aplicação Chongqing: Southwestern University de 2013.

Gulin Nan, Huang Anping, Zhengxiao Hu, et al. Avanços efeito interface de memória resistor Modulation Physica Sinica, 2012,61 (21): 217306-217306.

Hu Bolin, coexistência, mistura artes amarelas, etc. memristor Simulink modelagem e design de interface gráfica do usuário Universidade do Sudoeste (Ciências Naturais), 2011,33 (9): 50-56.

Ronghui, rede neural Zhang Jishi e sua situação atual e perspectivas Tecnologia Eletrônica, 1995 (10): 4-5.

Wang Leyi. memristor progresso da pesquisa e aplicação perspectivas Componentes eletrônicos e Materiais, 2010 (12): 71-74.

Lu Yan, Duji Hong, vigas acompanhamento. Aplicação de redes neurais artificiais no controle de Tecnologia Eletrônica, 1996 (2): 4-7.

Xu Zhiyong, Tanggen Wei, Jiang Xinquan, et algoritmo de identificação de impressões digitais sintética amigável-hardware Tecnologia Eletrônica, 2016,42 (10): 54-57.

Baiyan Yu, Shin superior, Yang Xinfeng. SIFT apresenta método de classificação objeto combinado e piscina rede neural Tecnologia Eletrônica, 2017,43 (7): 130-134,139.

Meng, o golpe, Wang Hao Uma rede neural adaptativa treinados projeto BP FPGA A tecnologia moderna eletrônica, 2016,39 (15): 115-118.

Hong Qinghui, como uma vez, Zhijun projeto caótico magnética circuito e simulação e contendo dois tipos de memristor controle de carga Physica Sinica, 2013,62 (23): 230502-230502.

Zhangke Feng, Li Zhaopei, Gouin forte. Um pipeline ADC reconfigurável projeto Tecnologia Eletrônica, 2008 (5): 51-53,58.

Li Quan, Li Huan, Chen Danping. Based precisão FPGA função transcendental ponto flutuante do algoritmo CORDIC Tecnologia Eletrônica, 2009,35 (5): 166-170.

Informação sobre o autor:

dia saber Tang, Zhu Ruohua, muitas vezes ganha

(Wuhan Instituto de Ciências Físicas e da Universidade de Tecnologia, Wuhan 430072, China)