0 Introdução
sistema de navegação por satélite Pseudo como um dispositivo de transmissão sem fio, pode ser usado para melhorar a constelação GPS, pode constituir um sistema de navegação independente. satélites GPS equipados com relógio atômico diferente, a precisão do relógio é geralmente selecionada pseudolites não alta relógio low-end, o erro do relógio de deriva irá produzir . Com base no princípio de navegação por satélite, a fim de garantir a precisão de posicionamento de uma precisão receptor do usuário e tempo, o sistema deve manter pseudolites de sincronização de tempo.
Pseudolite sistema de sincronização de tempo de duas vias sem fio usando esquema de sincronização de tempo microondas, tendo a flexibilidade de rede, escalabilidade, baixo custo integrado. De acordo com as mesmas características do caminho de propagação medidos entre os terminais, com base no sistema de sincronização de medição pseudodistância modo sem fios bidireccional tempo pode maximizar a eliminação de erros causados por uma via diferente, para conseguir a sincronização de tempo preciso e variando . O transmissor de sinal de medição e um receptor de ligação de terminais de transmissão em circuito fechado pode ser realizado entre a sincronização de frequência da portadora do terminal.
sistema síncrono concebido neste pseudolites papel frequência de rede de um pseudolites mestre, quatro ou mais escravos configuração pseudo satélites, as estações são usados pseudolite estrutura matriz transceptor (função de auto-calibração matriz auto-calibração pseudolite, SCPA), cada transceptor consiste de duas transmissor e receptor principal. Modo de mestre-escravo a partir da diferença entre a estrutura do transceptor, cada transceptor utiliza uma fonte de relógio para atingir porção de emissão e a referência de tempo uniforme poro de recepo. Ramificação e por um design combinador de sinal, ajustar a potência de sinal de transmissão, enquanto o terminal de antena receptora e a extremidade de recepção do sinal de transmissão de pseudolite homólogo para formar um sinal de transceptor de ciclo fechado, o transceptor pode ser reduzidos os erros de medição sistemáticos. arquitetura de sistema pseudolite mostrado na Figura 1, a composição.
sistema transceptor pseudolite inclui uma unidade de transmissão e recepção de sinal de rádio frequência e unidade de processamento de sinal de frequência intermédia. RF unidade de transmissão-recepção sinal de transmissão principal sinal de navegação e recepção de frequência de pseudo satélites, e converte um sinal de frequência intermediária e o sinal de RF. módulo de conversão ascendente de RF para transmissão de um análogo de banda de base o sinal de IF com um sinal de oscilador local de mistura para gerar um pseudo rádio por satélite, através do divisor, uma transmissão de sinal pela antena de transmissão, os sinais transmitidos através do outro condicionador de energia ao receptor, o receptor RF módulo de mistura de conversão analógico gera o sinal de IF para uma extremidade de recepção do sinal de frequência de rádio com um oscilador local.
Intermediário unidade de processamento de sinal de frequência DSP e FPGA núcleo é chip de processamento de banda base, principalmente pelo sinal de transmissão de banda base do módulo de processamento, conversor D / A módulo, de banda base módulo de processamento recebe um sinal, A D módulo / conversão analógico-digital e um módulo de sincronização de tempo. sinais de mensagem codificados modulados do sinal de banda de base o processamento de sinais de navegação módulo de pseudo satélites através D transmissão / Um circuito de conversão digital-analógica gera um sinal de frequência intermédia analógico; um módulo de IF de recepção de sinal digital recebe o sinal de banda de base A / D analógico-digital de saída do circuito de conversão, conseguida captura de sinal, rastreamento e mensagem descodificador, e completa as operações da interface de PC; módulo para medição completa de sincronização de tempo relógio escravo-mestre e correção de erros, tempo de geração de sinal de sincronização.
2 sistema é principalmente o projeto de circuito hardware
projeto de circuito 2.1 downconversion
Sob este sistema de conversão de circuito de criação usados núcleo prazo produzida uma RX3007 altamente integrado chip de RF, integrado misturador de rejeição de imagem, o filtro passa-banda, o circuito de controlo de ganho automático, um oscilador controlado por tensão, um amplificador de frequência intermédia, um molde no chip circuito conversor digital e semelhantes; suportes GPS L1 / BD2 B1 sinais de dois canais simultaneamente; figura ruído do canal inferior a 2,5 dB, o ganho do canal de 110 dB, um suporte de antena de modo activo e passivo; gama de entrada de relógio de referência de 10 MHz a 40 MHz , se a configuração de interface analógica ou digital IF de saída pode ser controlada pela SPI. Este design A / D conversão analógico-digital usando o chip analógico de 2 bits para conversor digital, os sinais analógicos são amostrados, o relógio de amostragem de 16,368 MHz, uma frequência de 4,092 MHz da quantizado sinais analógicos de frequência intermédia para o sinal de frequência intermédia digital para assinar, MAG FPGA saída de código para o chip baseband. diagrama de circuito de módulo de conversão para baixo mostrada na Figura 2.
2.2 D / A de desenho de circuitos de conversão digital-analógico
Digital para desenho do circuito de conversão analógico seleccionado do Analog Devices AD9744 consumo de energia baixo DAC 14 bits, os suportes de entrada de relógio de amostragem 210 MSPS taxas de conversão. Concepção de uma única saída de energia do circuito diferencial acoplamento da DC por meio de um diferencial de saída analógica do amplificador de tamponamento AD8041 alta velocidade de dados. FPGA transmissão de banda base módulo de processamento de saídas do sinal de frequência intermédia digital de compreender um pseudolite frequências de L1 e B1, respectivamente, gerar um conversor digital-SE frequência do análogo sinal IF de 25,42 MHz e 11,098 MHz. D / Um circuito de conversão digital-analógica mostrado na Figura 3.
2.3 Projeto de circuito inversor
unidade de conversão ascendente RF inclui, essencialmente, um sintetizador de frequência, um misturador e um filtro. Silício LABS seleccionado fichas SI41XX do sintetizador de frequência, configurados pela frequência do oscilador local microcontrolador MCU 1550 MHz; Mini-circuitos de selecção do misturador de misturadores passivas JMS-11, mistura o sinal de IF com um oscilador local para dar frequência de 1561,098 MHz e pseudo satélites um sinal de rádio-frequência de 575,42 MHz, para completar o espectro deslocando; filtro utilizado em Taiwan Jiashuo Technologies TA1166A superfície filtro de onda acústica (SAW), a frequência central do filtro de 1575,5 MHz, uma largura de banda de 30 MHz, a perda por inserção não é mais do que 3,0 dB, após a filtragem pode remover o ruído e sinais não desejados. Um diagrama de circuito do módulo de conversão de RF mostrado na FIG.
3 Principais Tecnologias
3.1 bidireccional medições de pseudo-alcance e concepção tecnologia de sincronização de tempo
as medições de pseudo bidireccionais pela estao principal e o aparelho de estação escravo transceptor, o lado de recepção por meio de código e transportador resultado de seguimento de fase, um pseudo medições de distância, de duas vias que varia equações construído para atingir a distância entre as duas estações de medição e a sincronização de tempo. DSP receber projeto de algoritmos de suavização pseudorange fase da portadora final, o pseudo-código da medida aproximada usando medidas de fase da portadora precisos suavizadas, para melhorar as medições de precisão pseudo medição . princípio de medição pseudodistância bidireccional mostrado na Figura 5. Onde, Ti é a medição da distância pseudo, ti é o momento da transmissão, de atraso de transmissão, para receber o atraso, [Delta] t é o erro do relógio.
(1) da estação mestre transmissor hora local 0 tempo do sinal de frequência rádio transmissor pseudolite A, recebido a partir da estação mestre e a estação mestre sinal lado de rastreio A, a um canal de estação mestre medições de distância TA1 pseudo;
(2) o sinal de seguimento recebido da estação terminal A e o sincronização de quadro é bem sucedido, o módulo de processamento de sinal de sincronização da estação FPGA hora de início a partir da hora local da estação de contagem, obtidos a partir das medições de pseudo-alcance TB1 canal estação 1;
(3) o escravo FPGA transmissor de sincronismo do gerador de acordo com a hora local do sinal de escravo B, para dar relógio erro Dt, mestre e escravo recebe faixa lateral a partir do sinal da estação B, o canal principal 2 e obtido a partir do canal de saída 2 de cada pseudodistância TA2 valor medido, TB2;
(4) a partir do conceito do DSP pseudo-transmissor obtido a partir da estação de medição irá escrever a mensagem, a estao mestre e lado do transmissor para obter medições de distância pseudo homólogas de estações, a construção de duas vias que varia equação, a pseudolite mestre e pseudo escravo tD diferença de tempo Dt distância entre o relógio do satélite e as duas estações.
A tecnologia está implementada principalmente no tempo de sincronização escravo pseudolite transceptor, o desenho procedimento DSP sinal concluída rastreamento loop, e o resultado da medição da distância de acordo com um pseudo rádio bidirecional, em tempo real, resolvendo módulo de processamento de diferença relógio de atraso. FPGA relógio Programação contagem principalmente através de sintetizador de frequência digital direta (Direct Digital Synthesizer, DDS) para alcançar uma combinação de correção de contagem do relógio de erro. fluxograma implementação específica mostrada na Fig.
Aspecto do sinal de design da unidade de sincronização de tempo para sincronização de tempo completo com o sinal de transmissão pseudo-satélite local, por outro lado para ajustar o tempo de atraso local do módulo de correção de dados com base no resultado da sincronização de tempo com o mestre. Após o mestre FPGA recebe tempo de emissão obtido pela mensagem DSP desmodulação e bandeira arranque estado, as inicia a contagem de tempo do local, e iniciar a geração pseudo-código e um código de dados, o atraso é corrigido pelo desvio dos dados de temporização do primeiro quadro, para o sinal de transmissão local sincronizada com a hora local.
Os mestres DSP medições de diferença de conversão estação relógio do valor de correção de atraso para o grosso contagem milissegundo pseudo contagem de chip de código, FPGA e a contagem do relógio por design para alcançar atraso FIFO correção de desvio grosseiro. Convertendo valor de correção demora menos de uma ficha do código pseudo oscilador (Numericamente oscilador controlado, NCO) valor de correção atraso de fase fina, FPGA numericamente controlado ajustando fase NCO acumulador tecnologia maneira de Resultados a Compensar atraso DDS corrigindo o valor hora local e os sinais de código e código de dados locais fictícios estação. O tempo local corrigida, a saída do segundo impulso PPS, gera simultaneamente uma transmissão de sinal a partir dos pseudolites estação de sincronização inteiros segunda hora de início, a hora local para conseguir a sincronização com o tempo de mestre.
Precisão da medição determina a diferença na precisão sincronização do relógio do sistema, a correção do erro do relógio viés irá aumentar o sistema de correção de erro, a diferença na precisão do relógio garantida ao corrigir erros do sistema deve ser reduzida, tanto quanto possível. A utilização directa do método de correcção de erros de contagem de relógio do relógio, a correcção de erros é de um ciclo de relógio do sistema, a frequência de relógio de operação do sistema de correcção de erros de 62 MHz é de cerca de 16 ns. FPGA aqui por meio da contagem do relógio e os DDS contagem em combinação, pode conseguir correcção atraso de alta precisão, tendo o número de bits de N do acumulador de fase 32, quando a resolução da correcção de tempo:
Porque lado recepção loop DSP controlar o impacto do ruído, PPS tem uma certa instabilidade saída. Usando filtro de Kalman para minimizar o critério de erro quadrado médio, através da medição do segundo intervalo de pulso, com o valor de estimativa de tempo anterior e as medições do tempo correntes para estimativa obtida após filtração PPS segundo impulsos, para atingir o segundo processamento jitter .
projeto 3.2 tecnologia de sincronização Transportador
Devido ao oscilador de cristal de frequência provoca a deriva pseudo satélites e desvio de precisão, para baixo módulo de conversão implementadas no deslocamento espectro ocorre durante o deslocamento, vai afectar directamente o receptor do utilizador, usando as medidas de fase de portadora está posicionado. extremidade de recepção de sinal, num circuito fechado circuito fechado de seguimento de realimentação é implementado sob a forma de sinal de recepção de bloqueio, o transportador transmissor aqui adicionou-ciclo fechado circuito de correcção da estação lado receptor pseudolites transportador DSP caminho de circuito fechado de seguimento, para atingir a frequência portadora estação principal a partir do terminal de transmiss a sincronizao de portadora de transmissor da estação. loop design DETALHADA mostrado na Figura 7.
FPGA sinal de frequência intermédia digital de módulo de mistura de SIF (n) misturado com o sinal de portadora local para deste modo dar um ramo sinusoidal em quadratura (Q ramo) ramo fase (I ramo) Como resultado, o sinal de portadora de coseno local com mistura resultado, dois os resultados estão relacionados pela estrada associada com os resultados de integração pseudo-código do módulo integrador acumulados locais de 1 ms Ip (n), Qp (n).
DSP circuito transportador de estrutura em ansa FLL bloqueio de fase de segunda ordem concepção global terceira ordem secundária. anel de bloqueio de frequência para ajustar as frequências de portadora do sinal recebido chega a um circuito fechado de bloqueio de fase cópia consistente local para ajustar a fase do sinal de saída, para ser consistente com a fase do sinal de entrada, a diferença principal é o discriminadora. métodos de programação discriminador DSP aqui descrito utilizando o sinal de função de sinal (·) discriminador, este método não é sensível transição de bit de dados e a quantidade de cálculo é pequena, a qual é calculada como se segue:
Quando o sinal de bloqueio do PLL, a diferença de fase substancialmente valor de zero agitação. FPGA controlado numericamente palavra de controlo de fase do oscilador circuito e o sinal de portadora local, resultando sincronizada com o transportador de entrada por funções seno e co-seno inicial tabela look-up de acordo com uma frequência de portadora local.
FPGA integrador transportador acumula uma cópia local do valor de fase estação mestre e o transportador a partir da estação, através de uma transportadora resultado integração fase de frequência local diferença de desvio pode ser eliminado, para se obter o valor da diferença de frequência de portadora e de fase entre a estação mestre a uma velocidade de actualização de circuito fechado de 10 ms corrigir um sinal de portadora transmitido a partir da estação terminal, a estao mestre para conseguir a sincronização com o sinal de portadora a partir da estação de transmissão.
Transportador de sincronização resultados comparativos mostrado na Figura 8, em que a Figura 8 (a), corrigindo um receptor não sincronizado transportadora para seguir o utilizador, como o resultado da diferença entre a estação mestre e a estação da fase de portadora;. A Fig. 8 (b) é corrigido a partir da estação depois de transportador de sincronização os resultados de diferença de fase da portadora; a Fig. 8 (c) uma estação mestre com uma fase de portadora resultados diferença do caso da estação homóloga.
4 resultados de teste
Este desenho utiliza a configuração do sistema SCPA pseudolite, pseudolites sincronização de tempo de rede ad hoc é conseguido através de duas vias que varia e a sincronização de tempo, pela extremidade de recepção a partir do transportador da estação terminal de transmiss de circuito fechado de correcção para conseguir a sincronização de frequência portadora com a estação mestre a partir da frequência portadora. Ao testar o sistema, os resultados de sincronizao de portadora são mostrados nos resultados nos resultados de homologia para a correcção de sincronizao de portadora semelhante para o caso mostrado na Fig. 8, o erro é inferior a 0,1 Hz. 9, uma estação base pseudolites maneira que varia de zero atraso e 50 m a partir dos resultados de teste, os resultados do teste de zero erro de atraso RMS é 5,64 cm; condições de ensaio à distância sem fios 50 m resultam rms. 9,26 cm. Pseudolites estação mestre e a sincronização de tempo a partir dos resultados mostrados na Fig. (Canal 2 segundo impulsos estação mestre, o impulso de canal 3 a partir da segunda estação) 10, a precisão de sincronização de tempo de melhor do que 2 NS, até os requisitos de concepção do sistema.
5 Conclusão
Para resolver os problemas de sincronização de rede de auto-organização frequência pseudo-satélite, quando nós projetamos a estrutura do sistema de sincronização de frequência baseado em satélite SCPA Pseudo. Após a conclusão do projeto com hardware DSP + FPGA integrado para baixo plataforma de conversor. A sincronização de frequência manequim sistema inter-satélite superior a 0,1 Hz, a precisão de sincronização de tempo de melhor do que 2 ns, em conjunto com a fase da portadora posicionamento do terminal, a precisão de posicionamento de nível centímetros pode ser alcançado. O sistema pode ser aplicado para a região da navegação e de temporização, localizando posicionamento subterrâneo, interior.
Referências
Estudo Gang, prata em Liu, Wang Jianyu, etc. pseudolite método de sincronização do relógio cabos de fibra óptica e suas aplicações, de 2007 (2): 25-28.
Hanya Lan, Huang Zhigang, Zhao Yun. Biaxial variando método de sincronização do relógio de precisão pseudolite baseado em rede Telemetria controle remoto, 2010,31 (3): 8-11.
Meng,. Algoritmo fase cavalo vermelho brilhante Smoothed Pseudo transportadora distância para sincronização de tempo com o sistema variando de duas vias Tempo e Freqüência, 2014,37 (4): 213-220.
MISRA P, ENGE P.Global sinais do sistema de posicionamento medições, e desempenho .Ganga-Jamuna Press, 2001.
sistema Zhongxing Wang Moses forma bidirecional de medição de distância e um valor zero, o método de calibração diferença de horário Medição electrónico e Instrumento, 2009,23 (4): 13-17.
Fan Wenjing, Zhao-Lee, Wei semanas. Kalman filtragem algoritmo manso arte relógio Astronautics técnica de medição, 2016,36 (3): 46-49.
Informação sobre o autor:
1,2 método era, Tao Liang 1,2, 1,2 Sunxi Yan, Yan Suqing 1,2, 1,2 Lu Weijun
(1. Escola de Comunicações e Universidade Guilin de Tecnologia Eletrônica, Guilin 541004, China; 2. Guangxi Laboratory Key of Precision Technology Navigation and Application, Guilin, Guangxi 541004)
