Fonte: ADI
Este artigo descreve a sistemas e sigma-delta ADC distribuído sistema de aquisição de dados SAR ADC (-) com base em métodos tradicionais de sincronização com base, e discute as diferenças entre as duas arquitecturas. Também vamos discutir inconveniências típicas encontradas durante a sincronização múltipla ADC -. Por fim, um método de sincronização inovador, baseado na taxa de amostragem do conversor AD7770 (SRC), que mostra como o método sem interromper o fluxo de dados, em sincronização em sistemas baseados em ADC -.
Já imaginou que ele estava sentado em um avião supersônico para quebrar a barreira do som? Desde o Concorde jato supersônico de passageiros aposentado, que parece ter se tornado um sonho impossível, a menos que você é um piloto de avião militar ou um astronauta.
Como um engenheiro elétrico, estou muito fascinado por tudo funciona, como por relógios de cuco, estou curioso como é cada sistema individual para manter o ritmo em harmonia com outros sistemas.
Partes de cada lado das nossas vidas também. Nós vivemos em um mundo interconectado, tudo é sincronizado - a partir do servidor de banco de smartphones alertas. A diferença é que a precisão de sincronização com o tamanho desejado ou complexidade de cada instância específica do problema a ser resolvido, sistemas diferentes (ou tolerância), ou o tamanho do sistema para ser sincronizado.
independente do projeto, um relógio local ou oscilador para sincronizar-se será usado. No entanto, quando o desenho integrado requer sistema mais amplo separado (que chamamos o sistema distribuído) é, o problema do ângulo irá mudar, independentemente do sistema deve ser concebido em conformidade com a forma de realização.
Para calcular o consumo de energia instantânea de um sistema eléctrico, a corrente e a tensão deve ser medido.
Pela análise rápida, você pode usar três métodos diferentes para resolver o problema:
Usando dois sincronizado ADC de canal único para medir a corrente e a tensão.
Usando um multi-canal ADC amostragem simultânea, que cada um pode ter um canal de ADC, ou que cada canal tem um circuito de amostragem e retenção.
Usando um ADC multiplexado, e com Inserir Medidas para compensar o tempo entre a tradução medições de tensão e corrente.
Neste ponto, você pode ter para obter uma solução confiável para resolver este problema, mas se expandir os requisitos do sistema, a radiação do aparelho de uma peça original para todo o aplicativo, você deve medir a potência de cada tomadas de energia AC em toda a planta-lo? Agora, você tem que projetar a distribuição original de potência instantânea aplicada a toda a planta, mas também para garantir que o projeto é capaz de medir e calcular o consumo de energia de cada tomada AC simultaneamente.
Está agora são confrontados com um sistema distribuído, que consiste de um grupo de subsistemas componentes separados, mas intimamente relacionados. Cada subsistema é uma necessidade para fornecer dados de amostra no mesmo ponto no tempo, a fim de calcular o consumo de potência total instantâneo da planta.
Finalmente, se nós continuamos a expandir o exemplo hipotético de aplicação, imaginar, se você quer que seu design original que está sendo integrado na rede nacional. Agora, você detectar que milhões de watts de energia, problemas de ligação pode levar a consequências terríveis, como danos à linha de pressão causado, por sua vez, poderia levar a interrupções de energia, resultando em consequências desastrosas, tais como incêndio, queda de energia ou hospital .
Portanto, todos os sistemas devem ser sincronizada com precisão, isto é, para captar toda a grelha de dados deve ser capturado ao mesmo tempo, independentemente dos dados de localização geográfica em cada caso, especificamente mostrado na Figura 1.
Figura 1. rede síncrona.
Nestes casos, você pode usá-lo como sistemas distribuídos críticos, e deve obter, um fluxo de dados totalmente sincronizado contínua de cada percepção nó.
Grade semelhante ao exemplo, esses requisitos também se aplicam a muitos outros exemplos importantes de aeroespacial sistemas distribuídos e mercados industriais.
Antes de começar a explicar como para sincronizar o tempo de amostragem ADC múltipla, é melhor primeiro entender como cada ADC topologia decidir quando a amostragem do sinal analógico de entrada, bem como as vantagens e desvantagens de cada arquitetura.
Nyquist ou SAR ADC: frequência máxima de entrada do conversor é determinado pela frequência de Nyquist, ou a metade da amostra.
Ou oversampling - ADC: frequência de entrada máxima é geralmente proporcional à frequência de amostragem máximo, tipicamente cerca de 0,3.
Em um aspecto, o sinal de entrada SAR ADC para o momento de amostragem através da aplicação de um conversor de impulsos de controlo de arranque pino externo. Como mostrado, um sinal de início de conversão genérico é aplicada ao sistema de sincronização 2 é sobre cada um dos ADC SAR, eles são amostrados ao mesmo tempo o sinal de início de conversão gatilho borda. Enquanto a assegurar que nenhum atraso significativo entre os sinais, isto é, conversão de impulsos de arranque chegar ao mesmo tempo cada ADC SAR, é fácil de conseguir a sincronização do sistema. Note-se que o atraso de propagação entre os impulsos de atingir o tempo de amostragem e o atraso real não pode ser convertida em função do dispositivo de arranque de pino são diferentes, a precisão relativamente lento amostragem ADC, este atraso não é significativa.
Em algum tempo após a aplicação do pulso de início de conversão (também chamado de tempo de conversão), os resultados de conversão será exibido por toda interface digital ADC.
Figura 2. SAR ADC distribuído sistemas de sincronização com base.
Por outro lado, devido à arquitetura diferente, operação ADC - é ligeiramente diferente. Neste tipo de conversor, o núcleo interior (isto é, moduladores) da frequência do sinal de entrada amostrado (frequência de modulação ,, FMod) mais elevada do que a frequência de Nyquist de um mínimo predeterminado, de modo que é chamado de sobreamostragem ADC.
Por amostragem a uma frequência mais elevada do que é estritamente necessário de frequências, para recolher mais amostras. Em seguida, usando o filtro de média de todo o processamento de dados ADC, por duas razões:
Em média, de quatro em quatro amostras, uma de redução de ruído.
função de transferência do filtro médio é um filtro passa-baixo. Quando a arquitectura - em que o ruído de quantização de alta frequência, média a função de transferência do filtro deve ser removido, como mostrado na FIG. Portanto, isso é feito através da filtragem do filtro de média.
FIG 3.- a modelação do ruído.
O número médio de amostras, isto é, a taxa de extracção (N), vai determinar a velocidade de dados de saída (o ODR), para proporcionar a taxa de uma taxa de conversão do ADC resultado de dados de saída em amostras / segundo, como mostrado na Equação 1. Tipicamente taxa de dizimação é um número inteiro com um conjunto de valores discretos predefinidos podem ser programados em um filtro digital (por exemplo, N = 32, 64 , 128, etc.). Assim ,, ODR está configurado de acordo com o valor N dentro de um conjunto pré-definido de valores mantidos por FMod constante.
Tipicamente, dentro do processo de cálculo da média é implementada por um filtro de sincronismo, o modulador analógico são geradas internamente impulso de arranque, e por conseguinte não irá desencadear o processo de conversão a partir do controlo externo. Este tipo de conversor irá, na verdade, a amostragem contínua, seguindo o sinal de entrada, e processar os dados obtidos. Uma vez que o processo (amostra e média) é completado, o conversor gera um sinal de dados pronto, o controlador para informar os dados podem ser lidos através da interface digital.
4, - fluxo de trabalho pode ser resumida em quatro etapas principais:
sinal de frequência moduladores FMod é amostrado.
Média das amostras através de um filtro de sincronismo digital.
filtrar dados Sinc fornecidas pela correção offset e ganho.
Dados Pronto pinos para indicar que o resultado da conversão está pronto, leia volta pelo controlador.
FIG 4.- ADC operação fluxograma.
Quando a ausência de gatilho de amostragem interna de um controle externo, por isso, se você deseja realizar uma pluralidade de sistemas distribuídos sincronização - ADC deve ser redefinido simultaneamente todos os filtros digitais, porque a média de conversão é iniciado pelo filtro digital controle.
A Figura 5 mostra o caso onde o - ADC são todos iguais e ODR FMod influência sobre a sincronização gerado.
FIG 5.- reposição do sistema de sincronização.
Tal como acontece com sistemas baseados na ADC SAR, temos de assegurar que o pulso de reset atingir simultaneamente os respectivos subsistemas de filtro.
No entanto, observe que quando o filtro digital cada reset, o fluxo de dados será interrompido, porque o filtro deve ser redefinido. Na presente forma de realização, os dados de duração de interrupção, e, FMod taxa de dizimação determinada pela ordem do filtro digital. No exemplo mostrado na Fig. 6, a característica de filtragem do tempo de atraso LPF, até uma saída válidos.
Figura 6. Dados filtro digital se estabelecer vezes causados pela interrupção.
informações recomendada
ADI recém-lançado "programa do sistema ADI destaque" maneira de baixar, compartilhar e agora para todos!
Em sistemas distribuídos, sinal de sincronização global (que chamamos Global_SYNC) compartilhada entre todos os módulos / subsistemas. Este sinal de sincronização pode ser gerado pelo sistema hospedeiro ou de um sistema de terceiros (por exemplo, GPS 1 pps), como mostrado na FIG.
Ao receber o sinal Global_SYNC, cada módulo deve sincronizar novamente amostragem instantânea de cada conversor (provavelmente o seu relógio local), a fim de assegurar a simultaneidade.
Em um sistema distribuído baseado SAR ADC, a ressincronização é simples na natureza, como na seção anterior: relógio local (sinal de início de conversão gestão) novamente sinal de partida Global_SYNC obtido após o sinal de sincronização.
Isto significa que a frequência do espúria para ser gerados, porque durante a sincronização, uma amostra vai ser recolhidos em diferentes tempos e distâncias, porção azul brilhante 7 especificamente mostrado na FIG. Em uma aplicação distribuída, estes esporas pode ser aceitável, o fluxo de dados seja interrompido em algumas aplicações é de facto essencial, por exemplo, da linha de alimentação monitorização com o acima mencionado.
7. ajuste FIG processo de conversão SAR ADC, para que o jogo mundial sinal de sincronização.
Em um sistema de distribuição baseado em -, o processo de re-sincronização Global_SYNC o sinal um pouco mais complicado, porque o modulador continuará a amostragem do sinal de entrada analógico, e o processo de conversão não é o mesmo que o controlo externo SAR ADC.
Para forma de realização da pluralidade - de sistemas distribuídos com base na sincronização, um método simples é para repor o filtro digital: devoluções recolhidas e armazenada para ser utilizada em todos filtro de média modulador exemplar, e limpa o filtro digital. Isto significa: a ordem do filtro digital, que leva algum tempo para determinar a sua saída, como mostrado nas Figuras 5 e 6 de novo.
Após a conclusão da definição do filtro digital irá fornecer a conversão de dados eficaz novamente, mas tendo em conta o tempo que leva para definido, o filtro digital repor os dados podem levar à interrupção inaceitável em - ADC. Quanto maior a necessidade sistema distribuído para re-sincronizar a frequência, o mais frequentemente a corrente é interrompida, e devido a este fluxo de dados contínuo é interrompido, - ADC não irá ser aplicada ao sistema distribuído crítico.
O método tradicionalmente usado para minimizar os dados usando interrupções é o relógio ajustável, o PLL por exemplo, é possível reduzir um erro entre a frequência e FMod frequência de sincronização global.
Depois de receber impulsos Global_SYNC, semelhante com o seguinte processo pode ser empregue para calcular a incerteza entre o - ADC impulso de arranque da conversão e Global_SYNC:
O controlador calcula o tempo de amostragem (atraso de grupo por saber o sinal de dados pronto a partir do cálculo para trás, mostrado na FIG. 8) e o tempo entre os pulsos Global_SYNC diferença. atraso de grupo é uma folha de dados de especificações, instruções pronto pino intervalo de tempo (representado pela amostra está pronta para ser lido) entre os dados das amostras de entrada.
8. os dados de entrada analógica Fig é amostrado e o atraso de tempo entre o interruptor pronto.
Se houver uma diferença de tempo entre um tempo de amostragem e Global_SYNC, em seguida, o controlador local vai quantificar esta diferença de tempo (tahead ou tdelayed), como mostrado na FIG.
9. A FIG quantificando cada tempo de amostragem ADC (assumindo um atraso de grupo conhecido) entre a diferença de tempo e o sinal de sincronização global.
Se existe uma diferença, ele pode ser re-definir filtros -ô, ou modificar, FMod, para ajustar o - amostragem ao longo de várias amostras. Em ambos os casos, você pode perder algumas amostras. Note-se que, por alteração da frequência de relógio local (FMod), - ADC altera a sua taxa de dados de saída (ODR = FMod / N), assim, o ADC pode retardar ou acelerar a entrada analógica amostragem ordem velocidade e sistemas restante sincronização ADC e Global_SYNC.
Se FMod é atualizado, em seguida, após a sincronização, a frequência de relógio mestre será restaurado à sua frequência original para voltar ao ODR anterior, e subsistemas de que momento iniciar a sincronização.
FMOD muda ao longo do tempo no processo como mostrado na FIG.
Figura 10. O método de sincronização utilizado para sintonizar modulador de frequência de PLL.
Esta abordagem pode não se aplicar em alguns casos, porque existem vários detalhes a serem considerados:
O modulador de frequência muda um múltiplo não inteiro do valor pode não ser prático.
Se o ajuste fino da freqüência, as mudanças devem ser medidas de frequência pequenas, ou filtros digitais pode exceder o limite, resultando na implementação da sincronização de tempo torna-se mais tempo.
Se a mudança desejada de ODR suficientemente grande, pode ser resolvido por alteração da taxa de dizimação (N), em vez de alterar a frequência de modulação (FMod), mas também significa que a perda de algumas amostras.
Uso PLL significa antes de alcançar o modulador de frequência desejada, em adição ao seu próprio tempo de preparação, mas também o consumo de energia adicional.
Em geral, a complexidade eo custo do sistema inteiro vai aumentar à medida que o tamanho do sistema aumenta, especialmente em comparação com SAR ADC, para o último, só precisa converter o sinal começou a ajustar-se ao jogo Global_SYNC, você pode facilmente resolver este problema. Além disso, em muitos casos, devido à presença do sistema de restrição, o - ADC pode não ser usado.
série AD7770 (incluindo o AD7770, AD7771 e AD77 79 ) Com built-in SRC. Com a introdução desta nova arquitectura, a taxa de dizimação fixo (N) vai deixar de existir devido a limites.
SRC permite números decimais (em vez de um inteiro) como a taxa de dizimação (N), de modo que possa taxa de dados de saída necessária para qualquer utilização. No método de sincronização anterior, após a sincronização devido à forma de realizao N é fixa, é necessário alterar o relógio externo para ajustar FMod ,.
Depois de usar série AD7770, N se torna programação flexível, e valor de programação a qualquer momento, por isso não há necessidade de mudar FMod, sem interromper os dados podem ser programadas no ODR.
Esta nova abordagem para simplificar o uso do processo de ressincronização SRC baseado - subsistema de ressincronização, simplifica a complexidade do capítulo anterior máximo.
O novo método é como se segue:
Global_SYNC Depois de receber o sinal, cada subsistema de amostragem verifica se síncrono, o sinal de pronto dados como uma referência, usando o tempo de recolha real de encontrar o atraso de grupo.
Se o tempo de amostragem e a diferença de tempo entre o tempo de recepção do sinal Global_SYNC, em seguida, o controlador local vai quantificar esta diferença de tempo (tahead ou tdelayed), como mostrado na FIG.
Neste caso, uma nova ODR será programado para mudar a taxa de dizimação (N) pelo SRC, para gerar temporariamente mais rápido ou mais lento do ODR. Ressincronização toda a operação será normalmente usado em quatro amostras (se o filtro sinc5 está ativado no AD7771, você terá 6), mas porque estas amostras ainda são válidos e completamente definido, por isso não irá causar interrupção de tráfego.
Após a recepção do número necessário de DRDY, será conjunto de volta para o factor de dizimação, desejado para retornar o ODR, de modo que pode assegurar restos subsistema - ADC sincronizados com o resto, como mostrado na Fig. 11, que não causa a corrupção de dados.
Dinamicamente ajustar a taxa de amostragem do conversor 11. A figura ODR, a fim de re-amostragem de sincronização em todos os dispositivos.
O sistema de chave distribuída deve converter simultaneamente todos os subsistemas e inclui um fluxo contínuo de dados.
conversor SAR proporciona um método intuitivo de amostragem ressincronização: reajustando o sinal de arranque da conversão, para combiná-la com pulso Global_SYNC.
Em aplicações que requerem uma gama elevada dinâmica (DR) ou a relação sinal-ruído (SNR) de, SAR não pode ser utilizado, convencional conversor - torna-se difícil de utilizar porque eles não têm os conversores de flexibilidade, sem interromper os dados não podem ser reajustar o caso em que o fluxo.
Como mostrado no exemplo, o SRC fornece uma rotina de sincronização perfeita, em comparação com outras soluções, o atraso menor, menor custo e complexidade.
SRC pode em muitas aplicações para demonstrar suas habilidades. Como um exemplo da linha de energia para monitorar quaisquer alterações na frequência de linha pode ser compensada por alterar dinamicamente a taxa de dizimação imediatamente. Assim, para garantir a frequência de amostragem da linha de energia é sempre a mesma. Tal como aqui descrito, no sistema de chaves distribuído, o SRC pode ser utilizado de forma eficiente re-sincronizar o sistema, sem que o fluxo é interrompida, nem exigem componentes adicionais, tais como o PLL. AD7770 resolver o problema tradicional de sincronização do sistema distribuído baseado em -ô avanços ADC, a amostra não é perdido, não vai ser como abordagem baseada em PLL, custo adicional e complexidade.
Lluis Beltran Gil formou na Universidade Politécnica de Valência, recebeu um diploma de bacharel em engenharia elétrica em 2009 e um grau de bacharel em engenharia industrial em 2012. Após a formatura, Lluis juntou ADI em 2013 a empresa como um engenheiro de aplicações na secção de conversor de precisão Limerick para apoiar o desenvolvimento do sensor de temperatura. Atualmente, Lluis trabalhou seção conversor ADI precisão equipe de aplicativos SAR ADC, baseia-se em Valência, Espanha.
informações recomendada
ADI recém-lançado "programa do sistema ADI destaque" maneira de baixar, compartilhar e agora para todos!
resumo:
ADI ADI selecção programa do sistema é projetado para a conveniência dos clientes, além de simplificar a integração do sistema, principalmente para uma série de soluções de cadeia de sinal para o mercado chinês. Cada programa contou com aplicação-tema, claramente definido um gráfico cadeia de sinal completa e flexível, elementos de design do sistema, os atuais principais desafios enfrentados pela indústria e a proposição de valor e portfólio relacionado de recomendação do ADI para abordar estas questões. Atualmente, a ADI tem múltiplas soluções de sistema para os usuários para download gratuito, cobrindo todos os aspectos da instrumentação industrial, poder, controle de processos, aplicações automotivas, saúde, trabalho em rede, aeroespacial, bem recebida pelos clientes. Agora, a maioria dos engenheiros deveria ter nos pediu para ADI atualização muito conteúdo e reimprimir toda a seleção do programa, para referência leitores. Esperamos sinceramente que o programa de seleção do sistema ADI pode continuar a atender às suas necessidades de trabalho, acelerar o seu desenvolvimento e design.
cover:
