"Bowen série" HDL implementação de array 3 * 3 de pixels

declarou: Não entendo o Bayer anterior para RGB em crianças de 3 * 3 matriz, podemos ver aqui.

Bingo ano fazendo este aspecto do tempo de design, uma grande quantidade de consultas de informações, obter 3 * 3 matriz, sobre os três seguintes maneiras:

(1) através do armazenamento de dois ou três dos seguintes RAM, para implementar uma série de 3 * 3 pixels

(2) dois ou três dos seguintes memória FIFO, para atingir a gama de 3 * 3 de pixels

(3) deslocando os armazenados 2 ou 3 filas de Shift_RAM linha para atingir 3 * 3 matriz de pixels

No entanto, a experiência nos diz, a forma mais conveniente para alcançar não Shift_RAM deve ir, sentir Shift_RAM para conseguir mesmo 3 * 3 matriz nascido (apenas ferramentas Altera e Xilinx para esse IP, madeira ASIC, têm a sua própria para alcançar) com RAM!

Em primeiro lugar, alguns Shift_RAM, o macrobloco é definido como mostrado abaixo:

Shift_RAM pode definir os dados de largura, o número de linhas deslocadas, a profundidade de cada linha. Aqui nós da necessidade curso 8Bit, 640 dados por linha, e a linha para o registo de deslocamento 2 (ver as razões por trás). Simultaneamente seleccionado relógio permitir clken porta. Shift_RAM detalhado manual sobre parâmetros, você pode definir o canto superior direito da janela do documento para ver o macro, como segue:

Manual dá uma imagem muito esquemática de um depósito, como segue:

Compreender este diagrama não faz sentido continuar a olhar para o baixo o manual! ! ! Diretamente no campo de batalha! ! ! A ideia é como este, Shift_RAM 2 linhas de dados em memória, em conjunto com os dados da linha de entrada de corrente, que consistem de uma matriz de 3 filas. Aqui VIP_Matrix_Generate_3X3_8Bit novo arquivo, nesta implementação 3 * 3 função matriz de pixels 8Bit largura. passos específicos são os seguintes:

(1) Em primeiro lugar, o sinal de entrada para permitir que o relógio de pixels sincronizados com um remate para assegurar que os dados sincronizados com o Shift_RAM saída segue:

(2) Em seguida, exemplos de entrada e row3_data, neste caso, pode ser observado a partir da linha de dados 3 em Modelsim existir simultaneamente, HDL segue:

Deve notar-se que o presente bloco é obtido utilizando apenas Shift_RAM LPM, Bingo Isso fez mãos, isto é, a profundidade de cada linha de entrada definido pela macro, de modo a facilitar a simulação, bem como o transplante de futuro entre diferentes resolução de imagem. Abra o arquivo Shift_RAM visível mãos Bingo fazer, é recomendável que você não se move!

Após o armazenamento turno Shift_RAMd, temos row0_data, row1_data, simulação esquemática row2_data são os seguintes:

dados de entrada Row3_data, começando a partir da linha de entrada 3, terá de 3 fileiras ao deslocar a matriz de imagem de saída. A partir da terceira linha da imagem de entrada, para a última linha da imagem, podemos obter a completa 3 linhas de dados de row_data, 3 * 3 matriz é a realização da fundação. No entanto, isso tem duas desvantagens, isto é, as primeira e segunda linhas não pode obter a completa 3 * 3 matriz (pelo menos três linhas de dados). Mas o primário para o secundário, e independentemente do tipo perfeito de algoritmo, que primeiro verificar a implementação do modelo 3X3 correção. Portanto linha directo para ler durante o agrupamento de 3 * 3 da máquina eficaz, conveniente e eficiente para alcançar o nosso objectivo.

Análise e geração do sinal ler (3) Row_data

Um problema envolvido aqui, toma dados de um relógio Shift_RAM memória, de modo 3 * 3 matriz de que possibilita a leitura necessidades de clock para ser um relógio turno, como segue:

O resultante matrix_p11, p12, p13, p21, p22, p23, p31, p32, 3 * 3 matriz de pixels, é a p33 obtido, como mostrado na FIG simulação de temporização (nova arquitectura faz _clken *):

(5) a versão completa do Bingo tempo VIP

Bingo mencionado anteriormente, a arquitetura de processamento de imagem tudo Video_Image_Processor incluídos, todos com uma versão unificada do Bingo tempo, então aqui 3X3 matriz de pixels gera nenhuma exceção. Armazenar passou na frente de um Shift_RAM relógio, 3 * 3 série ao gerar um relógio de consumir, por isso precisamos artificialmente as linhas de sinal de campo, o sinal de pixel ler permitir o movimento do relógio 2, como segue:

"AET consolidar" Qualcomm lançou a terceira geração 5G Snapdragon baseband usando X605 nm processa disponível no início de 2021
Anterior
Um método simples de compensação de tensão ssas ligação distai detecção do estado
Próximo